

Partial Translation of

JP 61(1986)-288498 A


Publication Date: December 18, 1986  
5 Application No.: 60(1985)-130647  
Filing Date: June 14, 1985  
Inventor: Yukio SAKABE  
Inventor: Goro NISHIOKA  
Inventor: Hiroshi TAKAGI  
10 Applicant: Murata Manufacturing Company, Ltd.  
Title of the Invention: ELECTRONIC COMPONENT BUILT-IN  
MULTILAYER CERAMIC BOARD

Translation of page 2, upper right column line 2 to lower left column the last line  
15 (Example)

Fig. 1 is a cross-sectional view schematically showing an electronic component built-in multilayer ceramic board according to one embodiment of the present invention, and Fig. 2 is its equivalent circuit diagram. The 20 multilayer ceramic board 2 is formed by laminating ceramic boards 21 to 25, each having a through hole 7, and a ceramic board 26 without a through hole. In the multilayer ceramic board 2 and within the space formed with the combination of the through holes 7 of the respective ceramic boards, electronic components such as passive elements in a chip form, e.g., 25 lamination type capacitors 3 and 4 and resistor 5 are stored. Then, such capacitors 3 and 4 and resistor 5 are appropriately connected by a conductor 6 that is provided at the interlayer and within the through holes 7 of the multilayer ceramic board 2, thus configuring a circuit as shown in Fig. 2. In this case, the space for storing the respective electronic components may 30 be formed with depressions that are appropriately provided in the respective ceramic boards 21 to 26 instead of the through holes 7.

An exemplary method for manufacturing the above-stated electronic component built-in multilayer ceramic board is described below, with reference to Fig. 3. In each of the green sheets 21G to 25G of green sheets 35 21G to 26G made of ceramic, capable of low-temperature sintering in a reducing atmosphere, various sizes of through holes 7 are bored beforehand so as to correspond to the shapes and dimensions of the capacitors 3, 4 and the resistor 5 to be stored and at the positions corresponding to their wiring pattern, as shown in this drawing. Then, irreducible capacitors 3, 4 and an 40 irreducible resistor 5, which have been prepared as the completed chip

components, are inserted into the space formed with the above-stated through holes 7, and conductive paste 6P made of a single metal is applied to predetermined portions such as at the portions of the through holes 7 or the interlayer of the respective green sheets 21G to 26G, followed by the application of pressure to the green sheets 21G to 26G and low-temperature sintering in a reducing atmosphere. As a result, the electronic component built-in multilayer ceramic board as shown in Fig. 1 can be obtained. Note here that reference numerals 31, 41 and 51 in Fig. 3 denote external electrodes of the chip-form capacitors 3, 4 and the resistor 5, respectively, and 52 denotes a resistor pattern applied to the surface of the ceramic board.



## ⑫ 公開特許公報 (A) 昭61-288498

⑩ Int. Cl.  
H 05 K 3/46識別記号  
厅内整理番号  
6679-5F

⑪ 公開 昭和61年(1986)12月18日

審査請求 未請求 発明の数 1 (全4頁)

②発明の名称 電子部品内蔵多層セラミック基板

②特 願 昭60-130647  
②出 願 昭60(1985)6月14日

②発明者	坂 部 行 雄	長岡京市天神2丁目26番10号	株式会社村田製作所内
②発明者	西 岡 吾 朗	長岡京市天神2丁目26番10号	株式会社村田製作所内
②発明者	鷹 木 洋	長岡京市天神2丁目26番10号	株式会社村田製作所内
②出願人	株式会社村田製作所	長岡京市天神2丁目26番10号	
②代理人	弁理士 山本 恵二		

## 明細書

## 1. 発明の名称

電子部品内蔵多層セラミック基板

## 2. 特許請求の範囲

(1) 四部または貫通孔を有するセラミック基板を含む複数枚のセラミック基板が積層されて成る多層セラミック基板と、

多層セラミック基板内であって前記四部または貫通孔で形成される空間内に収納されたチップ形電子部品と、

多層セラミック基板の層間または前記貫通孔内に設けられていて前記チップ形電子部品を配線している導体とを備えることを特徴とする電子部品内蔵多層セラミック基板。

## 3. 発明の詳細な説明

## (産業上の利用分野)

この発明は、多層セラミック基板内に、例えばコンデンサ、抵抗器、コイル等のチップ形電子部品を内蔵した電子部品内蔵多層セラミック基板に関する。

## 〔従来の技術とその問題点〕

電子回路をより高密度化、多機能化する等のために、電子部品を内蔵した多層基板が要望されている。

そのような多層基板の1つに、グリーンシート各層に誘電体ベースト、絶縁体ベースト、導電ベースト等を厚膜技術で印刷後、各層を圧着して焼成することによりL、C、R回路等を構成したものがある。しかしこのような多層基板においては、①圧着・焼成過程でベーストの変形が起こるため、抵抗値や静電容量等のL、C、Rの特性を計算通りにすることが困難であること、②使用可能な誘電体ベーストの誘電率が小さくて大容量コンデンサの形成が困難であること、③絶縁体ベーストの比抵抗を幅広く選択することが困難であること、④印刷積層を繰り返すに従って印刷部の平面性が非常に悪くなってしまって積層数を増やすことが困難であること、等の種々の問題がある。

一方、従来の多層基板の他の例として、いわゆる抵抗・容量付多層基板がある（例えば「エレク

トロニク・セラミクス」'85 5月号 頁68  
～69参照）。これは、セラミックベースの表面にコンデンサ、抵抗器等を厚膜技術で多層に印刷形成したものである。しかしこのような多層基板においても、①印刷パターンの位置ずれによる特性のばらつき、②コンデンサ容量の制約、③平面性の悪化、等の上述した多層基板とほぼ同様の問題がある。

従ってこの発明は、上述のような問題点を解消することができる電子部品内蔵多層セラミック基板を提供することを目的とする。

〔問題点を解決するための手段〕

この発明の電子部品内蔵多層セラミック基板は、凹部または貫通孔を有するセラミック基板を含む複数枚のセラミック基板が積層されて成る多層セラミック基板と、多層セラミック基板内であって前記凹部または貫通孔で形成される空間内に収納されたチップ形電子部品と、多層セラミック基板の層間または前記貫通孔内に設けられていて前記チップ形電子部品を配線している導体とを備える

ことを特徴とする。

〔実施例〕

第1図はこの発明の一実施例に係る電子部品内蔵多層セラミック基板を示す概略断面図であり、第2図はその等価回路図である。貫通孔7をそれぞれ有するセラミック基板21～25と貫通孔を有さないセラミック基板26とが積層されて多層セラミック基板2が形成されており、当該多層セラミック基板2内であって各セラミック基板の貫通孔7の組み合わせで形成される空間内に、チップ形の受動素子等の電子部品、例えば積層タイプのコンデンサ3、4及び抵抗器5が収納されている。そして当該コンデンサ3、4及び抵抗器5は、多層セラミック基板2の層間や貫通孔7内に設けられた導体6で適宜配線されて第2図に示すような回路を構成している。この場合、各電子部品を収納する空間を、貫通孔7の代わりに各セラミック基板21～26に適宜設けた凹部で形成するようとしても良い。

上述のような電子部品内蔵多層セラミック基板

の製法の一例を第3図を参照して説明する。還元雰囲気中で低温焼結可能なセラミックのグリーンシート21G～26Gの内のグリーンシート21G～25Gのそれぞれに、図示のように収納するコンデンサ3、4、抵抗器5の形状・寸法およびそれらの配線パターンに応じた位置に大小の貫通孔7を予め幾つか空けておき、そして非還元性のコンデンサ3、4及び非還元性の抵抗器5を予めチップ部品として完成させておいたものを、前記貫通孔7によって形成される空間内に挿入し、また導電性から成る導電ペースト6Pを各グリーンシート21G～26Gの貫通孔7の部分や層間の所定の箇所に付与した後、各グリーンシート21G～26Gを圧着し、そして還元雰囲気中において低温焼成すると、第1図に示した電子部品内蔵多層セラミック基板が得られる。尚、第3図中の31、41、51は、それぞれ、チップ形のコンデンサ3、4及び抵抗器5の外部電極であり、52はセラミック基板の表面に付与された抵抗パターンである。

この場合、上記グリーンシート21G～26G等のグリーンシートとしては、例えば、「エレクトロニク・セラミクス」'85 3月号 頁18～19に開示されているような、 $Al_2O_3$ 、 $CaO$ 、 $SiO_2$ 、 $MgO$ 、 $B_2O_3$ と微量添加物から成るセラミック粉末とバインダーとを混合してドクターブレード法によってシート状にされたようなものが利用できる。そのようなグリーンシートは、例えば窒素等の還元雰囲気中で焼成しても特性劣化が無く、しかも例えば900～1000℃程度の比較的低温で焼成することができる。

また上記コンデンサ3、4等のコンデンサとしては、例えば、①特公昭56-46641号公報、②特公昭57-42588号公報、③特公昭57-49515号公報に開示されているようなチタン酸バリウム系の非還元性誘電体セラミック組成物、あるいは④特公昭57-37081号公報、⑤特公昭57-39001号公報に開示されているジルコン酸カルシウムを主体とする非還元性誘電体セラミック組成物を用いた例えば積層

タイプのセラミックコンデンサが利用できる。そのようなセラミック積層コンデンサの製法の一例が上記①～④の公報中に開示されている。このようなコンデンサを用いれば、グリーンシート中に収納して還元雰囲気中で焼成しても特性劣化を生じることがない。

上記抵抗器5等の抵抗器としては、例えば、特開昭55-27700号公報、特開昭55-29199号公報に開示されているようなランタンホウ素、イットリウムホウ素等の抵抗物質と非還元性ガラスとから成る非還元性抵抗組成物を、例えばセラミック基板上に付与して還元雰囲気中で焼成した抵抗器が利用できる。このような抵抗器を用いれば、グリーンシート中に収納して還元雰囲気中で焼成しても特性劣化を生じることがない。

上記導電ペースト6P等の導電ペーストとしては、グリーンシートが900～1000°Cの還元雰囲気中で焼成可能なため、例えば、Cu、Ni、Fe等の卑金属から成るものが利用できる。

より具体例を示すと、厚さ200μmのSiO<sub>2</sub>

がそのような構造のものに限定されることは勿論である。

#### (発明の効果)

以上のようにこの発明は、チップ形電子部品を多層セラミック基板内の空間に収納した構造であるため、次のような利点がある。①従来のように圧着・焼成過程で電子部品の特性のばらつきが起きることはなく、設計値通りの特性の電子部品を3次元的に内蔵した多層セラミック基板が得られる。②コンデンサとしても、チップ形積層セラミックコンデンサを使用することができるので、大きな静電容量のものが内蔵可能である。③電子部品は多層セラミック基板内に形成された空間内に収納されているため、多層基板の平面性を何等悪化させることはなく、従って積層数の大きな積層基板が容易に得られる。④電子部品は多層セラミック基板内に実装されているため、耐湿性等の耐環境性が良く、従って信頼性の高い製品が得られる。

#### 4. 図面の簡単な説明

、Al<sub>2</sub>O<sub>3</sub>、BaO、B<sub>2</sub>O<sub>3</sub>及びバインダーより成る低温焼結セラミックグリーンシートに、第3図に示すように貫通孔を開け、BaTiO<sub>3</sub>を主成分とする非還元性積層セラミックコンデンサ及びLi<sub>2</sub>SiO<sub>3</sub>を主成分とする非還元性抵抗器を貫通孔に挿入し、またCu系導電ペーストをスクリーン印刷法で所定パターンに印刷した後、グリーンシートを圧着し、窒素雰囲気中950°Cで焼成して第1図に示すような電子部品内蔵多層セラミック基板を得た。そして焼成後の容量、抵抗をLCRメータで測定したところ、設計値通りの値が得られた。

尚、以上においてはグリーンシート、コンデンサ、抵抗器等に還元雰囲気中で焼成可能なものを用いた例を説明したが、この発明はそれに限定されるものではなく、例えば酸化雰囲気中で焼けるような要素によって前述したような構造の電子部品内蔵多層セラミック基板を構成しても良い。


また、第1図等に示した電子部品内蔵多層セラミック基板はあくまでも一例であって、この発明

第1図はこの発明の一実施例に係る電子部品内蔵多層セラミック基板を示す概略断面図であり、第2図はその等価回路図である。第3図は、第1図の電子部品内蔵多層セラミック基板の組み立て前の状態を示す概略断面図である。


2…多層セラミック基板、21～26…セラミック基板、21G～26G…グリーンシート、3、4…コンデンサ、5…抵抗器、6…導体、7…貫通孔

代理人 弁理士 山本恵二

第1図



第2図



第3図

